TTL i CMOS
2. Integrirani sklopovi skupina TTL, MOS i CMOS
2.6. NE sklop u skupini CMOS - ulaz u stanju 0
Na lijevoj slici je prikazan CMOS NE sklop.
Ako je ulazni napon 0 V (stanje 0 na ulaz A), tranzistor Tr2 ima napon UGS=0 V i zbog toga je u zapiranju s otporom između odvoda i uvoda oko 1010 ohma . Upravljačka elektroda tranzistora Tr1 je za napon UDD na nižem potencijalu od njegova uvoda pa je tranzistor Tr1 u zasićenju s otporom između odvoda i uvoda oko 103 . Izlaz Y je praktički odvojen od zajedničke točke, a spojen na napon napajanja pa je na izlazu stanje 1.
Srednja slika predstavlja nadomjesnu shemu NE sklopa u skupini CMOS prikazanu preko nadomjesnih otpora za ulaz u stanju 0.
Desna slika predstavlja nadomjesnu shemu NE sklopa u skupini CMOS prikazanu preko sklopki za ulaz u stanju 0.