VHDL
1. Osnovne sastavnice VHDL programa
1.2. Deklaracija sučelja sklopa
Entity deklaracija prikazuje ulaze i izlazne portove dizajna.
Port u VHDL-u je veza VHDL dizajn entiteta s vanjskim svijetom. Smjer ili smjerovi u kojem portovi rade se naziva mod. VHDL port može imati jedan od 4 moda: IN (samo ulaz), OUT (samo izlaz), INOUT (dvosmjerno), i BUFFER (izlaz s povratnom vezom iz izlaza natrag prema dizajn entitetu). Mod porta je deklariran u portovima entity deklaracije.